A D转换器AD9238 -现代声像

一．AD9238的主要特点：

集成了2个12 b的单通道A/D转换器AD9235（20/40/65 MS/s）；采用单一3 V供电（2．7～3．6 V）；RSN＝70 dBc（最高采样频率时,AD9238-65,此值为典型值）;RSFD＝85 dBc（最高采样频率时,AD 9238-65,此值为典型值）；ENOB＝11.3 b（有效位数，典型值）；差分输入时有500 MHz的3 dB带宽；有片上的参考电压和SHA；1～2Vp-p 的模拟输入范围；输出数据格式为偏移二进制码或者是二进制补码;AD9238-65还带有片上时钟占空比调整电路；通道间串扰为－80 dBc＠fIN＝10 MHz。 二．芯片内部结构及原理说明

如图1所示，AD9238由2个基于AD9235转换器核的高性能A/D转换器组成。这2个ADC通道除了共用内部的电压参考源VREF，其他基本是独立的。每个ADC通道都包含有1个前端采样保持放大器（SHA）和1个流水线ADC。该流水线ADC分为三级，第一级是1个4 b的闪速（Flash）ADC，第二级是8个1．5 b的闪速ADC，第三级是1个4 b的闪速ADC。每一级都提供有充分的位数重叠来纠正前一级的错误，每级的量化输出再加上数字误差校正可以保证最后得到12 b的有效位数。流水线的结构允许前一级在完成某一采样工作后进行新的采样，而后一级仍在进行先前的采样工作。 流水线的每一级（除了最后一级）都有一个低位数的DAC和一个乘法器来驱动下一级。乘法器用闪速ADC的输出来控制开关电容DAC。DAC的输出减去输入信号再经放大后送入下一级流水线，乘法器这一级也叫做乘法DAC（MDAC）。每一级有1 b用来对前一级的错误进行数字校正。最后一级只包括一个闪速ADC。冲器。输出缓冲器单独供电，这样可以方便地对输出电压进行调节。

三．AD9238 设计实例

AD9238 在通信接收机的射频采样中有很好的应用, 现介绍一个在通信I/ Q 两路数据采集中的具体设计实例。如图5 所示, 该数据采集电路由时钟电路、运放驱动电路、A/D 转换电路、FPGA 电路组成。FPGA 主要完成AD923840 和DSP 芯片之间数据的缓冲、转换及传递, 利用握手信号实现异步通信。该电路工作在2 V P- P差分工作模式, 采用内部电压参考, 最高采样频率可达40MS/s。

图 5 基于AD9238 的数据采集电路 运放驱动电路

AD9238 两个通道分别采用一个AD8138 做为运放驱动芯片。I/ Q 两路中频模拟信号分别经过2 个AD8138 变为差分信号送给A/ D 转换器 (第2, 3, 14, 15 管脚)。图6给出了其中一路的具体电路图, 另一路与此基本相同。

图 6 AD9238 的运放驱动电路 A/ D 转换电路

1．输入信号

包括模拟输入 (管脚2, 3, 14, 15) 和时钟输入 (管脚18, 63) , 其中时钟输入由外部供给可调的时钟, 经过反相器后送给A/D 转换器。另外还有 2 个通道的输出使能 (管脚 22, 59) ,

由FPGA 提供, 低电平有效, 可以根据通信系统需要控制A/D 转换器实时的开始或者停止采样。

2．电压参考

包括的主要管脚是第6, 7, 8, 9, 10, 11, 62个管脚,在316 中已经对这些管脚的接法做了详细的讨论。该数据采集电路板采用2 V P- P差分工作模式, 使用内部电压参考, 两通道工作在共享电压参考模式。 3．电源和地

AD9238 有4 组模拟电源和模拟地管脚(第5, 12, 17,64 为AVDD, 第1, 4, 13, 16为A GND)、3 组数字电源和数字地管脚 (第29, 49, 52为DRVDD, 第28, 40, 53为DRGND) , 他们的具体接法见313 说明。值得注意的是,在进行PCB 设计时, 电路的模拟部分 (模拟电源、模拟地等) 和数字部分 (数字电源、数字地等) 应该分开布局, 然后把模拟地和数字地单点连接。

4．输出信号

转换后得到 12 位 I/ Q 两路的数字信号 (D0_ A -D11_ A 和D0_ B- D11_ B) 分为2 个通道输出给FPGA。溢出标志 (OTR_ A 和OTR_ B) 为高电平有效, 可外接一发光二级管做为电路溢出指示灯。