计算机组成原理题目

来源：锐游网

__________________________________________________ *本试卷为随机选题一、单选题 1．下列关于微指令的叙述中不正确的是( )。 A．微指令中可以不设置下地址字段

B．同一条微指令中的微命令属于相容性微命令 C．微指令中常常包含判别测试位 D．微指令的长度与指令的复杂度有关

2．假定指令地址码给出的是操作数本身，则该操作数采用的是( )寻址方式。 A．立即B．直接C．基址D．相对

3．以下有关总线标准的叙述中，错误的是______。 A．引入总线标准便于设备互换和新设备的添加 B．主板上的处理器总线和存储器总线通常是专用总线 C．I/O总线通常是标准总线，所以PCI总线是标准总线 D．串行总线的数据传输率一定比并行总线的数据传输率低

4．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。

A．停止CPU访问主存B．周期挪用C．DMA与CPU交替访问D．DMA 5．在以下描述PCI总线的基本概念中，正确的表述是______。 A．PCI总线是一个与处理器相关的高速外围总线 B．PCI总线的基本传输机制是猝发式传送 C．PCI设备一定是主设备 D．系统中只允许有一条PCI总线 6．下面关于溢出的叙述中不正确的是( )

A．浮点数溢出的条件是阶码溢出

B．定点运算器产生溢出的原因是运算结果超出了定点数的表示范围 C．当定点运算器采用双符号位时，若运算结果的双符号位不同则溢出 D．当定点运算器采用单符号位时，若符号位与最高数值位相异则溢出 7．零地址指令可选的寻址方式是（）

A．立即寻址 B．间接寻址

__________________________________________________

C．堆栈寻址 D．寄存器寻址

8．设某程序执行前 r0 =0x 11223344。依次执行下列指令：r1=0x100；STR r0, [r1]（将r0中的数据存放到r1的内容所指向的主存单元）；LDRB r2 ,[r1]（从r1内容所指主存单元取一个字节的数据送r2中保存）。若数据在主存中按小端模式存放，则r2中的内容为 ( )

A．0X11 B．0X22 C．0X33 D．0X44

9．采用规格化浮点数的目的是 ( )

A增加数据的表示范围B．保证运算结果正确性 C．防止运算时产生溢出D．增加数据的表示精度

10．某计算机字长8位，采用补码数据表示。两个有符号整型变量x = 63 , y = 31，在该机中执行算术运算x+y后得到的结果及相应的溢出标志位OF的值分别为( ) A．1FH ，0B．20H，0C．1FH，1D．20H，1 11．在CPU中，程序计数器PC用来存放（）

A．现行指令 B．下条指令 C．操作数的地址 D．下条指令的地址

12．以下关于DMA控制器和CPU关系的叙述中，错误的是______。

A．DMA控制器和CPU都可以作为总线的主控设备 B．DMA控制器和CPU都要使用总线时，CPU优先级更高 C．CPU可通过执行I/O指令来访问DMA控制器中的寄存器 D．CPU可通过执行I/O指令来启动进行DMA传送的设备 13．关于浮点数的下列描述中，不正确的是 ( ) __________________________________________________

__________________________________________________

A．阶码的位数决定数据表示的范围 B．尾数的位数决定精确度

C．范围扩大的同时精确度也随之增加 D．机器零不唯一

14．关于Cache的更新策略，下列说法正确的是( )。

A．读操作时，写直达法和写回法在命中时应用 B．写操作时，写回法和按写分配法在命中时应用 C．读操作时，写直达法和按写分配法在失效对应用 D．写操作时，按写分配法、不按写分配法在失效时应用 15．DMA方式的接口电路中有程序中断部件，其作用是______。

A．实现数据传送 B．向CPU提出总线使用权 C．向CPU提出传输结束 D．发中断请求二、填空题 2．有效信息为1100，生成多项式G(x)＝1011，则有效信息的CRC码为3．串行总线一般用于数据传输。 4．一个具有24位地址和8位字长的存储器，该存储器能存储存储器由4M×1位的RAM芯片组成，需要5．十进制数657 对应的IEEE 7 32位浮点数为三、综合题 1．为什么要采用校验码？

片。 H 字节信息, 若的数据传输，并行总线则主要用于 __________________________________________________

__________________________________________________

2．假定主存和Cache之间采用直接映射方式，块大小为16B。Cache的数据区容量为KB，主存地址为32位，按字节编址，数据字长32位。要求：说明主存地址分成哪几个部分，每部分各几位？计算Cache有多少行？容量多大？

3．某计算机有变址、间接和相对等四种寻址方式，设指令由操作码、寻址方式特征位和地址码三部分组成，且为单字长指令。设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器中的内容为23A0H，根据要求完成下列填空：已知存储器的部分地址及相关内容如下：

⑴ 当执行取数指令时，如为变址寻址方式，则取得操作数为( )H; ⑵ 如为间接寻址，取出的数为( )H;

⑶ 当采用相对寻址时，有效地址为( )H;*本试卷为随机选题一、单选题

__________________________________________________

1．下列是定点数不恢复余数除法中的相关操作: ①除法过程中的左移 ②除法过程中的加/减操作 ③余数校正则运算过程中可能出现溢出错误操作的是( )

A．仅①

B．仅②

C．②、③

D．①、②

2．若指令地址码为Ad，则相对寻址方式下操作数的有效地址为( )。

A．Ad B．M[Ad] C．R[Ad] D．(PC)+Ad

3．中断向量地址是______。

A．子程序入口地址 B．中断服务程序入口地址 C．中断服务程序入口地址的地址 D．中断返回地址

4．某计算机字长8位，机器数 11111111 对应的十进制真值不可能是( )

-1A． B．127 -0C． -128D．

5．通用寄存器是指具有多种功能的寄存器。从CPU内部寄存器的功能来看，通用寄存器一定不能替代下列寄存器的功能（）

A．变址寄存器 B．基址寄存器 C．地址寄存器 D．指令寄存器

__________________________________________________

__________________________________________________ 6．CPU可直接访问的存储器是（）。

A．虚拟存储器 B．磁盘存储器 C．磁带存储器 D．主存储器

7．异步控制常用于______作为其主要控制方式。

A．在单总线结构计算机中访问主存与外围设备时 B．微型机的CPU中 C．硬布线控制器中 D．微程序控制器中

8．在中断接口电路中，向量地址可通过______送至CPU。

A．地址线 B．数据线 C．控制线 D．状态线

9．某计算机字长8位，两个有符号整数[x]补 = 44H , [y]补 = DCH，在该机中执行算术运算x +2y后得到的结果及相应溢出标志位OF的值分别为( )

A．32H ，0 B．32H，1 C．FCH，0 D．FCH，1

10．下列有关指令周期的叙述中，错误的是（）。

A．指令周期的第一个阶段一定是取指令阶段 B．乘法指令和加法指令的指令周期总是一样长 __________________________________________________

__________________________________________________

C．一个指令周期由若干个机器周期或时钟周期组成 D．单周期CPU中的指令周期就是一个时钟周期

11．下列是关于相容性和互斥性微操作的描述: ①能在同一CPU周期中并行执行的微操作一定是相容性微操作; ②不能在同一CPU周期中并行执行的微操作一定是互斥性微操作; ③能在同一时钟周期内并行执行的微操作一定是相容性微操作; ④不能在同一时钟周期并行执行的微操作一定是互斥性微操作上述描述中正确的是( )。

A．①、②、③

B．①、②、④

C．②、③、④

D．①、③、④

12．设某程序执行前 r0 =0x 11223344。依次执行下列指令：r1=0x100；STR r0, [r1]（将r0中的数据存放到r1的内容所指向的主存单元）；LDRB r2 ,[r1]（从r1内容所指主存单元取一个字节的数据送r2中保存）。若数据在主存中按小端模式存放，则r2中的内容为 ( )

A．0X11 B．0X22 C．0X33 D．0X44

13．寄存器中的值有时是地址，有时是数据，它们在形式上没有差别，只有通过( )才能识别它是数据还是地址。

A．寄存器编号 B．判断程序

C．指令操作码或寻址方式位 D．时序信号

14．关于动态存储器刷新的下列描述中不正确的是 ( )。

A．按行刷新

B．刷新地址来自CPU输出的地址 C．分散刷新速度慢

D．集中刷新存在存储访问死时间

__________________________________________________

15．假定指令的执行依次为取指周期、译码/取操作数周期、执行周期和写回周期。指令的顺序寻址只能在下列哪个周期实现（）

A．取指周期

B．译码/取操作数周期 C．执行周期 D．写回周期二、填空题 1．对存储器的要求是决这三者的矛盾，计算机、采用、、体系结构。，为解2．用8K×8位的EPROM芯片组成32K×16位的只读存储器，按字节编址，数据寄存器最少应有位,地址寄存器最少应有位。 3．主机内存容量为16MB,Cache的容量16KB，每块8个字，每个字32位。Cache按四路组相联映像(即Cache内每组包含4个字块)组织，设Cache的初态为空，CPU依次从主存第0、1、2、….99号读出100个字(主存一次读出一个字)，并重复此次序读8次，问命中率为。 4．计算机的主存地址空间大小为MB，采用字节编址方式。其cache数据区容量为4KB，采用4路组相联映射方式、LRU替换和回写（write back）策略，块大小为B。该cache的总容量有位。 5．假设一个同步总线的时钟频率为100MHZ,总线带宽为32位,每个时钟周期传输一个字长的数据,该总线的最大数据传输率为将数据总线增加到时钟周期传输三、综合题 1．下图为实现原码一位乘法的硬件逻辑图。

MB/S，若要将总线带宽提高一倍，可位或讲总线时钟频率增至个数据。 MHZ，或每个__________________________________________________

__________________________________________________

图原码乘法的逻辑实现

图中寄存器R0存放部分积，寄存器R1存放乘数，控制电路产生乘法执行过程中的移位和计数功能。设被乘数[x]原= x0x1x2x3x4x5, 乘数[y]原= y0y1y2y3y4y5, 根据原码一位乘法的运算法则，回答下列问题：

1)乘法开始执行时，R0、R1、a、b的初始分别为多少？ 2)R0和R1除具有数据寄存功能外，还必须有什么功能？ 3)要得到正确的结果，图中还需要增加什么功能的电路？

2．何为动态存储器的刷新？有哪些常见的刷新方式？各有何特点？

3．分别给出具有下列要求的程序或程序段的示例：对于数据的访问，几乎没有时间局部性和空间局部性。

对于数据的访问，有很好的时间局部性，但几乎没有空间局部性。

__________________________________________________

对于数据的访问，有很好的空间局部性，但几乎没有时间局部性。对于数据的访问，空间局部性和时间局部性都好。

*本试卷为随机选题一、单选题 1．若机器数11111111对应的值为零,则对应的机器数为( )

A．原码 B．反码 C．补码 D．移码

2．下列叙述中______是正确的。

A．程序中断方式中有中断请求，DMA方式中没有中断请求 B．程序中断方式和DMA方式中实现数据传送都需中断请求 C．程序中断方式和DMA方式中都有中断请求，但目的不同 D．DMA要等到指令周期结束时才进行周期窃取

3．在某8位采用单符号补码数据表示的计算机中,已知[X]补= 0.1001 , [Y]补= 1.0101，则计算完XY并完成商校验后，商寄存器的值为（）

A．11110011 B．11111101 C．10000011 D．10000001

__________________________________________________

4．某计算机字长8位，ALU采用SN74181实现，两个无符号数x = 69 , y = 38在该机中执行 x-y运算时ALU减数输入端和最低进位位输入端的值分别为( )

A．0010 0110 , 0 B．1101 1001 , 1 C．0010 0110 , 1 D．1101 1001 , 0

5．设PC、AR、IRA、DR、Ri等分别表示CPU中的程序计数器、地址寄存器、指令寄存器中的形式地址字段、数据缓冲寄存器和通用寄存器。①-④表示四项操作： ①AR (PC) ②DR (IRA) ③Ri (DR）④AR (Ri) 从寻址方式的角度考虑，可能存在的操作是( )

A．仅①②④

B．仅①②③

C．仅②③④

D．①②③④

6．在计算机系统层次结构中，属于硬件与软件界面的级别是( )

A．微程序设计级 B．机器语言级 C．操作系统级 D．汇编语言级

7．下列关于补码定点数除法的描述中，不正确的是（）

A．余数符号与被除数同号时需要修正余数 B．商为负时,需校正商

C．只要被除数绝对值小于除数就不会溢出 D．最后要对余数进行右移操作

8．动态RAM与静态RAM相比，其优点是( )。

A．动态RAM的存储速度快。 B．动态RAM不易丢失数据。

__________________________________________________

C．在工艺上，比静态RAM的存储密度高。 D．控制比静态RAM简单。

9．下列有关程序计数器PC的叙述中，错误的是（）。

A．每条指令执行后，PC的值都会被改变 B．指令顺序执行时，PC的值总是自动加1

C．调用指令执行后，PC的值一定是被调用过程的入口地址 D．无条件转移指令执行后，PC的值一定是转移目标地址

10．某计算机字长32位，在执行指令的顺序寻址时，PC的增量值为（）

A．1 B．2 C．4 D．8

11．以下叙述中，错误的是______。 ① DMA控制器向CPU请求的是总线使用权 ② DMA方式可用于键盘和鼠标器的数据输入 ③ DMA方式下整个I/O过程完全不需要CPU介入 ④ DMA方式需要用中断处理进行辅助操作

A．①、②

B．②、③

C．②、④

D．③、④

12．计算机系统的多级层次结构中，操作系统级需要( )级的支持。

A．微程序控制级 B．一般机器级 C．汇编语言级 D．高级语言级

13．一个16K×32位的静态存储器，其地址线和数据线的总和是( )。

A．48 B．46

__________________________________________________

C．40 D．32

14．若指令地址码为Ad，则相对寻址方式下操作数的有效地址为( )。

A．Ad B．M[Ad] C．R[Ad] D．(PC)+Ad

15．向量中断是______。

A．外设提出中断

B．由硬件形成中断服务程序入口地址

C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对二、填空题 1． 8196; unsigned short us=s; 则执行上述代码后，us的值为考虑以下C语言程序代码： short s= 10。。 2．某机字长为32位，其存储容量是KB，按字编址它的寻址范围是3．计算机指令字长32位,内存按字节寻址,指令中的数据采用补码表示,长度为8位, PC的值在取指阶段完成修改。若某采用相对寻址转移指令的当前地址为2008H,且要求转移后的目标地址为2001H,则该相对寻址指令的形式地址字段Ad值的十六进制数表示为H 4．统一编址法可以利用指令进行输入输出操作 5．有效信息为1100，生成多项式G(x)＝1011，则有效信息的CRC码为三、综合题 1．什么叫刷新？为什么要刷新？说明刷新有几种方法。

__________________________________________________

2．下图为基于不带符号数的n位补码阵列乘法硬件逻辑图。

设被乘数[x]补= x0x1x2x3x4x5，乘数[y]补= y0y1y2y3y4y5, 根据不带符号数的补码阵列乘法运算法则，回答下列问题：

1) (1) (4) 处的值分别为: x1x2x3x4x5 、y1y2y3y4y5 （两者可互换）、x0、y0（两者可互换）

2)图中(5)应使用什么功能的逻辑部件？ 3)图中N位算前求补电路的功能是什么？

3．某4´10的二维数组按列优先存放在主存连续单元，且该连续单元的起始地址能被8整除。主存每个存储单元存放二维数组中的一个数据，主存每块只包含一个字。该机器的Cache分为数据Cache和指令Cache，数据Cache被分成8行。Cache的初始状态为空，Cache的替换算法采用LRU。某程序的伪代码如下：

__________________________________________________

__________________________________________________ SUM：=0

for j:= 0 to 9 do

SUM:= SUM + A( 0,j ) end

ave:= SUM/10

for i:=9 down to 0 do

A(0,i):= A( 0,i ) / AVE end

完成下列各问：

1)计算直接映射方式下Cache读操作的命中率；(6分) 2)计算全相联方式下Cache读操作的命中率；（6分） *本试卷为随机选题一、单选题 1．在补码除法运算过程中,商上”1”的依据是( )

A．余数为正

B．余数的符号位与除数的符号位不同 C．余数的符号位与除数的符号位相同 D．余数的符号位与被除数的符号位不同 2．寄存器间接寻址方式的操作数存放在( )中。

A．通用寄存器 B．存储单元 C．程序计数器 D．堆栈

3．下列选项中，在I/O总线的数据线上传输的信息包括______ 。 I．I/O接口中的命令字 II．I/O接口中的状态字 Ⅲ．中断类型号

A．仅I、II B．仅I、III C．仅II、III D．I、II、III

__________________________________________________

__________________________________________________ 4．定点小数是指( )

A．小数点固定在最低位数的后面B．小数点固定在最高位数的后面 C．小数点的位置可以随意指定 D．没有小数的数

5．某计算机字长8位，ALU采用SN74181实现，两个无符号数x = 69 , y = 38在该机中执行 x-y运算时ALU减数输入端和最低进位位输入端的值分别为( )

A．0010 0110 , 0 B．1101 1001 , 1 C．0010 0110 , 1 D．1101 1001 , 0

6．开中断和关中断两种操作均可用于对______进行设置。

A．中断允许触发器 B．中断屏蔽寄存器 C．中断请求寄存器 D．中断向量寄存器

7．下列关于USB总线特性的描述中，错误的是______。[2012年考研试题]

A．可实现外设的即插即用和热插拔 B．可通过级联方式连接多台外设 C．是一种通信总线，可连接不同外设 D．同时可传输2位数据，数据传输率高

8．下列采用偶校验的8位奇偶校验编码中正确的是( )

A．10111010 B．11110010 C．01100111 D．00000000

__________________________________________________

9．某计算机字长8位，带符号数采用补码表示，设[x ]补= F5H , [y]补 =7EH ,则算术运算x + y 的值与条件状态触发器中的溢出标志位的值分别是( )。

A．115, 0 B．119,0 C．115,1 D．119,1

10．计算机有五级中断L4~L0，中断屏蔽字M4M3M2M1M0，Mi=1表示Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L0L1L2L3L4,若要求中断处理优先级从高到低的顺序为L4L0L2L1L3,则L1的中断处理程序中设置的中断屏蔽字是______。【11年考研】

A．11110 B．01101 C．00011 D．01010

11．下列关于异步总线的叙述中，错误的是______。

A．需要应答(握手)信号

B．需用一个公共的时钟信号进行同步 C．可以实现高可靠的数据传输

D．挂接在总线上的各部件可以、有较大的速度差异 12．DMA控制传送方式是在______之间建立直接的数据通路。

A．CPU与外设 B．外设与外设 C．主存与外设 D．CPU与主存

13．为使虚拟存储系统有效地发挥其预期的作用，所运行的程序应具有的特性是（）。

__________________________________________________

A．不应含有过多的I/O操作 B．大小不应小于实际的内存容量 C．应具有较好的局部性 D．顺序执行的指令不应过多

14．周期挪用方式常用于______方式的输入/输出中。

A．程序查询 B．中断 C．DMA D．通道

15．某计算机主存容量为KB,其中ROM区为4KB,其余为RAM区,主存按字节编址.现用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别为 ( )

A．1、15 B．2、15 C．1、30 D．2、30 二、填空题 1．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，Cache的命中率是主存系统的效率是，CPU访问内存的平均访问时间是。，Cache-2．假设某个8位寄存器中的内容为10010010，若它表示的是一个无符号整数，则该数逻辑右移一位后的值为该数算术右移一位后的值为；若它表示的是一个有符号数，并且是其补码表示，则 __________________________________________________

__________________________________________________

3．DMA技术的出现使得可以通过直接访问，与此同时，CPU可以继续执行程序。 4．总线结构无需专门的I/O指令。、数据的精确度取决于5．浮点数据表示中，数据的表示范围取决于三、综合题 1．计算机系统为什么采用总线结构？ 2．中断隐指令完成什么功能？

3．某计算机的CPU主频为500MHZ,与之连接的外设的最大数据传输率为20KBps,外设接口中有一个16位的数据缓冲器,相应的中断服务执行时间为500个时钟周期,通过计算分析该设备是否可采用中断I/O方式?若该设备的最大数据传输率为2MBps,该设备是否可采用中断I/O方式?

*本试卷为随机选题一、单选题 1．与16进制数13F对应的八进制数为( )

A．377 B．477 C．577 D．677

2．关于浮点数的四则运算，下列说法正确的是 ( )

A．尾数运算过程中符号位不参加运算 B．由阶码和尾数两部分联合实现 C．无论那种运算均包括对阶和规格化

D．除法运算中要求被除数尾数绝对值小于除数尾数绝对值

3．某存储系统中，主存容量是Cache容量的4096倍，Cache被分为个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为( )。(假设不考虑一致维护和替换算法位）。

__________________________________________________

A．6×4097bit B．×12bit C．6×4096bit D．×13bit

4．当定点运算发生溢出时,计算机需采取下列操作( )

A．左移规格化 B．右移规格化 C．发出错误信息 D．舍入处理

5．在单总线结构的CPU中，连接在总线上的多个部件______。

A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据 B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据 C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据 D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据 6．某计算机字长32位，在执行指令的顺序寻址时，PC的增量值为（）

A．1 B．2 C．4 D．8

7．向量中断是______。

A．外设提出中断

B．由硬件形成中断服务程序入口地址

__________________________________________________

C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对

8．主（内）存用来存放（）。

A．程序 B．数据 C．微程序 D．程序和数据

9．中断屏蔽字的作用是______。

A．暂停外设对主机的访问 B．暂停对某些中断的响应 C．暂停对一切中断的处理 D．暂停CPU对主存的访问

10．采用双符号位表示带符号数时，发生正溢的特征是双符号位为( )

A．00 B．01 C．10 D．11

11．在单级中断系统中，CPU一旦响应中断，则立即关闭______标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A．中断允许 B．中断请求 C．中断屏蔽 D．中断保护

12．以下有关总线标准的叙述中，错误的是______。 __________________________________________________

__________________________________________________

A．引入总线标准便于设备互换和新设备的添加 B．主板上的处理器总线和存储器总线通常是专用总线 C．I/O总线通常是标准总线，所以PCI总线是标准总线 D．串行总线的数据传输率一定比并行总线的数据传输率低 13．需要定期刷新的存储芯片是( )。

A．EPROM B．DRAM C．SRAM D．EEPROM

14．某计算机主存容量为KB,其中ROM区为4KB,其余为RAM区,主存按字节编址.现用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别为 ( )

A．1、15 B．2、15 C．1、30 D．2、30

15．某计算机字长8位，采用补码数据表示。两个有符号整型变量x = 63 , y = 31，在该机中执行算术运算x+y后得到的结果及相应的溢出标志位OF的值分别为( )

A．1FH ，0 B．20H，0 C．1FH，1 D．20H，1 二、填空题 1．主存空间大小为KB，按字节编址。若用1K×4位的SRAM芯片构成该主存储器，需要

个芯片,主存地址共位。 __________________________________________________

__________________________________________________

2．Cache的映射方式有、和三种。其中方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。 3．CPU响应中断请求时需要保护现场，这里现场是指内容，它们被保存到4．CPU能直接访问。 5．主机内存容量为16MB,Cache的容量16KB，每块8个字，每个字32位。Cache按四路组相联映像(即Cache内每组包含4个字块)组织，设Cache的初态为空，CPU依次从主存第0、1、2、….99号读出100个字(主存一次读出一个字)，并重复此次序读8次，问命中率为。三、综合题 1．中断隐指令完成什么功能？ 2．比较中断I/O和DMA的区别。一、单选题 1．下列寻址方式中，执行速度最快的是（）

A．寄存器寻址 B．相对寻址 C．直接寻址 D．存储器间接寻址

2．下列采用偶校验的8位奇偶校验编码中正确的是( )

A．10111010 B．11110010 C．01100111 D．00000000

3．下列关于取指阶段指令流程的描述中，错误的是( )

中。和，但不能访问和和的__________________________________________________

__________________________________________________

A．不同PC增量方式影响取指流程 B．取指流程中只有一条数据通路 C．CPU内总线结构影响取指流程 D．取指流程包含取指和PC增量流程

4．以下有关多总线结构系统的叙述中，错误的是______。

A．通常越靠近CPU的总线传输速率越高 B．通常在总线和总线之间用桥接器连接 C．CPU总线和存储器总线都比I/O总线快 D．系统中的多个总线不可能同时传输信息

5．设某指令的一个操作数采用变址寻址，某时刻变址寄存器中的值为124，指令中形式地址的值为B000H，主存B000H单元的内容为C000H，则该采用变址寻址方式的操作数的有效地址为 ( )

A．B124H B．C124H C．B07CH D．C07CH

6．在计算机中普遍采用的字母和字符编码是( )

A．BCD码 B．16进制数 C．C.格雷码 D．ASCII码 7．存储周期是 ( )。

A．存储器的读出时间 B．存储器的写入时间

__________________________________________________

C．存储器进行连续两次存储操作所需间隔的最小时间 D．存储器的读出和写入时间的平均值 8．十进制数115对应的二进制数为( )

A．1100111 B．1011101 C．111001l D．1111001

9．以下给出的总线标准中，不属于I/O总线标准的是______。

A．PCI B．PCI-Express C．SCSI D．AGP

10．当指令中地址码所给出的是操作数的有效地址时，对应的地址被称为（）。

A．立即寻址 B．直接寻址 C．基址寻址 D．相对寻址

11．下列计算机系统层次结构中，代码效率最高的级别是 ( )

A．微程序设计级 B．机器语言级 C．汇编语言级 D．高级语言级

12．通常情况下，下列（）部件不包含在处理器(CPU)芯片中。

__________________________________________________

A．ALU B．控制器 C．寄存器 D．DRAM

13．下列是有关程序计数器PC的叙述 ①指令顺序执行时,其值增量为1 ②执行无条件转移指令后,其值变成转移目标地址 ③程序执行过程中其值不会减小 ④每条指令被执行后其值都会被改变上述叙述中正确的是 ( )。

A．①、③

B．②、④

C．②、③、④

D．①、③、④

15．下列关于单精度IEEE7描述，错误的是( )

A．阶码采用移码

B．尾数采用补码

C．便于软件移植

D．尾数的有效数字为24位二、填空题 1．x = -27/ ,用浮点数表示时,若阶码为3位，尾数为9位，均用补码表示且都只包含一位符号位,则阶码为,尾数为. 10100 在该机中采用移码表示的值为2．某计算机为8位机，二进制数 3．Cache使用的是存储芯片。 4．某程序的目标代码由4类指令组成，它们在程序中所占的比例和各自的CPI如下表所示。指令类型 CPI 所占比例 60% 20% 10% 10% MHZ。。算数逻辑运算 1 内存读写转移其它 3 4 4 要使计算机运行该程序的MIPS达到800，若该CPU的主频至少为5．处理器总线又称系统总线，主要连接处理器和三、综合题 __________________________________________________

__________________________________________________

1．某计算机的CPU主频为500MHZ,与之连接的外设的最大数据传输率为20KBps,外设接口中有一个16位的数据缓冲器,相应的中断服务执行时间为500个时钟周期,通过计算分析该设备是否可采用中断I/O方式?若该设备的最大数据传输率为2MBps,该设备是否可采用中断I/O方式?

2．已知[X]补 = 1.101001 , [Y]补 = 1.101010, 用变形补码求2[X]补 +1/2 [Y]补，并判断是否有溢出。

3．中断隐指令完成什么功能？一、单选题 1．不能缩短指令长度的措施是 ( )

A．操作码采用Huffman编码 B．操作码采用扩展编码 C．操作数采用隐含寻址 D．操作数采用变址寻址

2．寄存器间接寻址方式的操作数存放在( )中。

A．通用寄存器 B．存储单元 C．程序计数器 D．堆栈

3．零地址指令可选的寻址方式是（）

A．立即寻址 B．间接寻址 C．堆栈寻址 D．寄存器寻址

4．下列关于浮点数规格化目的的描述中,正确的是( )

A．增加数据的表示范围 B．方便浮点数运算

__________________________________________________

C．防止运算溢出 D．使数据的表示方式惟一

5．启动一次DMA传送，外设和主机之间将完成一个______的数据传送。

A．字节 B．字 C．总线宽度 D．数据块

6．PC中存放的是后继指令的地址，故PC的位数和（）的位数相同。

A．指令寄存器IR B．指令译码器ID C．主存地址寄存器MAR D．程序状态字寄存器PSWR

7．开中断和关中断两种操作均可用于对______进行设置。

A．中断允许触发器 B．中断屏蔽寄存器 C．中断请求寄存器 D．中断向量寄存器

8．下列关于异步总线的叙述中，错误的是______。

A．需要应答(握手)信号

B．需用一个公共的时钟信号进行同步 C．可以实现高可靠的数据传输

D．挂接在总线上的各部件可以、有较大的速度差异

9．计算机系统的多级层次结构中，操作系统级需要( )级的支持。

__________________________________________________

A．微程序控制级 B．一般机器级 C．汇编语言级 D．高级语言级

10．某存储系统中，主存容量是Cache容量的4096倍，Cache被分为个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为( )。(假设不考虑一致维护和替换算法位）。

A．6×4097bit B．×12bit C．6×4096bit D．×13bit

11．系统总线中地址线的功能是______。

A．选择主存单元地址 B．选择进行信息传输的设备 C．选择外存地址

D．指定主存和I/O设备接口电路的地址 12．总线的异步通信方式______。

A．不采用时钟信号，只采用握手信号 B．既采用时钟信号，又采用握手信号 C．既不采用时钟信号，又不采用握手信号 D．既采用时钟信号，又采用握手信号

13．下列部件（设备）中，存取速度最快的是（）。

A．光盘存储器 B．CPU的寄存器

__________________________________________________

C．软盘存储器 D．硬盘存储器

14．在主存和CPU之间增加Cache的目的是( )。

A．扩大主存的容量

B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作

15．寄存器中的值有时是地址，有时是数据，它们在形式上没有差别，只有通过( )才能识别它是数据还是地址。

A．寄存器编号 B．判断程序

C．指令操作码或寻址方式位 D．时序信号二、填空题 1．假定主存和Cache之间采用直接映射方式，块大小为16B。Cache的数据区容量为KB，主存地址为32位，按字节编址，数据字长32位，Cache容量为。 2．一个组相联映射的CACHE由块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。则主存和cache的地址分别为位。 3．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，Cache的命中率是主存系统的效率是，CPU访问内存的平均访问时间是。，Cache-位和__________________________________________________

__________________________________________________

4．假设某个8位寄存器中的内容为10010010，若它表示的是一个无符号整数，则该数逻辑右移一位后的值为该数算术右移一位后的值为5．对存储器的要求是决这三者的矛盾，计算机、采用三、综合题 2．A、B、C是与主机连接的3台设备，在硬件排队线路中，它们的优先级是A>B>C>CPU，为改变中断处理的次序，它们的中断屏蔽字如表8.1所示(设“0”表示允许中断，“1”表示中断屏蔽). 表8.1 中断屏蔽表 8.1 屏蔽码

、；若它表示的是一个有符号数，并且是其补码表示，则、体系结构。，为解

请按图8.9所示时间轴给出的设备中断请求时刻，画出CPU执行程序的轨迹。A、B、C中断服务程序的时间宽度均为20us。

图8.9 中断程序执行轨迹

3．简述冯诺依曼计算机机的主要特点。 *本试卷为随机选题一、单选题 1．PC中存放的是后继指令的地址，故PC的位数和（）的位数相同。

A．指令寄存器IR B．指令译码器ID C．主存地址寄存器MAR D．程序状态字寄存器PSWR

2．下列寻址方式中，执行速度最快的是（）

__________________________________________________

A．寄存器寻址 B．相对寻址 C．直接寻址 D．存储器间接寻址

3．DMA控制传送方式是在______之间建立直接的数据通路。

A．CPU与外设 B．外设与外设 C．主存与外设 D．CPU与主存

4．以下______情况出现时，会引起CPU自动查询有无中断请求，进而可能进入中断响应周期。

A．—条指令执行结束 B．—次I/O操作结束 C．一次中断处理结束 D．一次DMA操作结束

5．在系统总线的数据线上，不可能传输的是______。

A．指令 B．操作数 C．握手应答信号 D．中断类型号

6．假定编译器对C源程序中的变量和MIPS中寄存器进行了以下对应：变量f、g、h、 i和j分别分配给寄存器$ s0、$sl、$s2、$s3和$s4，并将一条C赋值语句编译后生成如下汇编代码序列： add $to, $sl, $s2 add $tl， $s3, $s4

__________________________________________________

__________________________________________________ sub $s0， $t0, $t1 请问这条C赋值语句是( )。

A．f一(g+i)一(h+j) B．f一(g+j)一(h+i) C．f一(g+h)一(i+j) D．f一(i+j)一(g+h)

7．假定有n个设备挂接在总线上，采用链式查询方式时需要控制线条数______条。

A．n B．3

C．2+「log2n˥ D．2n+1

8．零地址指令可选的寻址方式是（）

A．立即寻址 B．间接寻址 C．堆栈寻址 D．寄存器寻址

9．假定一个同步总线的工作频率为33MHz，总线中有32位数据线，每个总线时钟传输一次数据，则该总线的最大数据传输率为______。

A．66MB/s B．132MB/s C．528MB/s D．1056MB/s

10．当定点运算发生溢出时,计算机需采取下列操作( )

__________________________________________________

A．左移规格化 B．右移规格化 C．发出错误信息 D．舍入处理

11．在Cache的地址映射中，若主存中的任意一块只能映射到Cache存储体的特定行，则该种映射方式是 ( )。

A．全相联 B．组相联 C．直接映射 D．混合映射

12．通道程序是由______组成。

A．I/O指令

B．通道指令（通道控制字） C．通道状态字 D．微指令

13．某计算机字长8位，两个有符号整数[x]补 = 44H , [y]补 = DCH，在该机中执行算术运算x/2 +2y后得到的结果及相应溢出标志位OF的值分别为( )

A．CAH ，0 B．CAH，1 C．DAH，0 D．DAH，1

14．下列有关微指令格式的描述中，错误的是（）。

A．相对于直接控制法（不译法），字段直接编码法的控存利用率更高 B．相对于字段直接编码法，直接控制法(不译法）的执行速度更快 __________________________________________________

__________________________________________________

C．相对于断定法(下址字段法），采用计数器法的微指令格式更短 D．相对于水平型微指令，一条垂直型微指令中包含的微命令更多 15．下列关于指令操作码(OP)的描述中，错误的是( )

A．操作码可向未使用的地址码字段扩展 B．操作码表征指令的功能

C．OP字段为n位时最多支持2条指令 D．指令中必须有操作码字段二、填空题 1．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存， Cache的命中率是主存系统的效率是，CPU访问内存的平均访问时间是。，Cache-n

2．某计算机为定长指令字结构，采用扩展操作码编码方式，指令长度为16位，每个地址码占用4位，若已设计三地址指令15条，二地址指令，一地址指令127条，则剩下的零地址指令最多有条. 和的3．CPU响应中断请求时需要保护现场，这里现场是指内容，它们被保存到中。 4．在变址寄存器寻址方式中，若变址寄存器的内容是4E3CH，偏移量是63H，则对应的有效地址是H。 5．采用异步通信方式传送ASCII码时，若数据位8位，校验位1位，停止位1位，计算当波特率为4800时，字符传送的速率是ms？数据位的传送速率是三、综合题 1．某CPU的结构如下图所示，其中AC为累加器，条件状态寄存器保存指令执行过程中的状态。a,b,c,d为四个寄存器。图中箭头表示信息传送的方向。完成下列各题： (1)根据CPU的功能和结构标明图中四个寄存器a、b、c、d的名称；(4分)

字符/s ？每个数据位的时间长度是bps？ __________________________________________________

__________________________________________________

(2)简述指令LDA X 的数据通路，其中 X为主存地址，指令的功能是将主存X单元的内容送入AC中。(6分)

本试卷为随机选题一、单选题 1．某计算机字长8位，两个有符号整数[x]补 = 44H , [y]补 = DCH，在该机中执行算术运算x +2y后得到的结果及相应溢出标志位OF的值分别为( )

A．32H ，0 B．32H，1 C．FCH，0 D．FCH，1

2．浮点运算过程中产生溢出的原因是 ( )

A．寄存器的位数太少

B．运算过程中最高位产生了进位或借位 C．参加运算的操作数范围太大 D．运算结果超出了机器的数据表示范围

3．某计算机字长8位，ALU采用SN74181实现，两个无符号数x = 69 , y = 38在该机中执行 x-y运算时ALU减数输入端和最低进位位输入端的值分别为( )

__________________________________________________

A．0010 0110 , 0 B．1101 1001 , 1 C．0010 0110 , 1 D．1101 1001 , 0

4．所谓三总线结构的计算机是指______。

A．地址线、数据线和控制线三组传输线 B．I/O总线、主存总线和 DMA总线三组传输线 C．I/O总线、主存总线和系统总线三组传输线 D．设备总线、主存总线和控制总线三组传输线 5．下列寄存器中,汇编语言程序员可见的是( )

A．存储器地址记存器MAR B．程序计数器PC C．存储器数据寄存器MDR D．指令寄存器IR

6．在下图所示的虚拟页式存储页表中，假定页面大小为1024B，设最大物理空间为KB

<=\"\" h4=\"\" style=\"border: 0px; width: 136px; height: 94px;\">

A．000100 0000000010 B．000100 0000001000 C．000111 0000001000 D．000111 0000000010

7．以下有关中断I/O方式的叙述中，错误的是______。

__________________________________________________

A．中断请求的是CPU时间，要求CPU执行程序来处理发生的相关事件 B．CPU对外部中断的响应不可能发生在一条指令的执行过程中

C．中断I/O方式下，外设接口中的数据和CPU中某寄存器的内容直接交换 D．只要有中断请求发生，那么一条指令执行结束后CPU就进人中断响应周期 8．当定点运算发生溢出时,计算机需采取下列操作( )

A．左移规格化 B．右移规格化 C．发出错误信息 D．舍入处理

9．采用规格化浮点数的目的是 ( )

A．增加数据的表示范围 B．保证运算结果正确性 C．防止运算时产生溢出 D．增加数据的表示精度

10．采用虚拟存储器的主要目的是（）。

A．提高主存储器的存取速度；

B．扩大主存储器的存贮空间，并能进行自动管理和调度； C．提高外存储器的存取速度； D．扩大外存储器的存贮空间；

A．①、②、③

B．①、②、④

C．②、③、④

D．①、③、④

__________________________________________________

__________________________________________________ 12．异步控制常用于______作为其主要控制方式。

A．在单总线结构计算机中访问主存与外围设备时 B．微型机的CPU中 C．硬布线控制器中 D．微程序控制器中

13．若主存容量为4K字，cache采用直接映像方式，cache有32行，每行8个字，则块号为359的主存块被映像到cache中的行号为( )。

A．7 B．32 C．40 D．24

14．程序运行时需要先将其装载到( )

A．主存中 B．堆栈中 C．磁盘中 D．ROM中

15．下列关于MIPS指令系统特点的描述中，错误的是 ( )

A．仅支持I型、J型和R型三种类型指令 B．不同类型的指令操作码字段均为6位 C．指令格式中不设置寻址方式特征字段 D．R型指令的操作码字段有种编码二、填空题 1．某4×10的二维数组按列优先存放在主存连续单元，且该连续单元的起始地址能被8整除。主存每个存储单元存放二维数组中的一个数据，主存每块只包含一个字。该机器的Cache

__________________________________________________

分为数据Cache和指令Cache，数据Cache被分成8行。Cache的初始状态为空，Cache的替换算法采用LRU。某程序的伪代码如下： SUM：=0 for j:= 0 to 9 do SUM:= SUM + A( 0,j ) end AVE:= SUM/10 for i:=9 down to 0 do A(0,i):= A( 0,i ) / AVE end 计算直接映射方式下Cache读操作的命中率为作的命中率为2．计算机的外围设备是指。。，全相联方式下Cache读操3．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，Cache的命中率是主存系统的效率是，CPU访问内存的平均访问时间是。，Cache-4．假定某总线的时钟周期为50ns,每次总线传输需要1个时钟周期，总线的数据总线总线宽度为32位,存储器的存储周期为300ns,求同步方式下从该存储器中读一个存储字时总线的数据传输率为MB/S。。 5．某计算机存储字长32位,假定在取指令阶段修改PC值,则PC的增量为三、综合题 1．说明存取周期和存取时间的区别。

2．设某机内存容量为16MB,Cache的容量16KB,每块8个字,每个字32位.设计一个四路组相联映象(即Cache内每组包含4个字块)的Cache组织方式, 要求: 1)根据题目条件对主存进行的逻辑划分,给出相应地址字段的位数

2)设Cache的初态为空,CPU依次从主存第0,1,2,….99号读出100个字(主存一次读出一个字),并重复此次序读8次,问命中率为多少?

3)若Cache的速度是主存速度的6倍,问有Cache和无Cache相比,存储系统的速度提高了多少倍

3．简述CPU的基本功能并说明实现这些功能的响应部件的名称

__________________________________________________

__________________________________________________ *本试卷为随机选题一、单选题 1．以下有关总线标准的叙述中，错误的是______。

A．引入总线标准便于设备互换和新设备的添加 B．主板上的处理器总线和存储器总线通常是专用总线 C．I/O总线通常是标准总线，所以PCI总线是标准总线 D．串行总线的数据传输率一定比并行总线的数据传输率低 2．下列有关CPU时钟信号的叙述中，错误的是（）。

A．处理器总是每来一个时钟信号就开始执行一条新的指令 B．边沿触发指状态单元总在时钟上升沿或下降沿改变状态 C．时钟周期以相邻状态单元之间最长组合逻辑延迟为基准确定 D．每个时钟周期称为一个节拍，机器的主频就是时钟周期的倒数 3．下列有关控制器各部件功能的描述中，错误的是（）。

A．控制单元是其核心部件，用于对指令操作码译码并生成控制信号 B．PC称为程序计数器，用于存放将要执行的指令的地址 C．通过将PC按当前指令长度增量，可实现指令的按序执行 D．IR称为指令寄存器，用来存放当前指令的操作码 4．与16进制数13F对应的八进制数为( )

A．377 B．477 C．577 D．677

5．总线的异步通信方式______。

__________________________________________________

6．以下I/O控制方式中，主要由硬件而不是软件实现数据传送的方式是______。

A．程序查询方式 B．程序中断方式 C．DMA方式

D．无条件程序控制方式

7．下列有关指令周期的叙述中，错误的是（）。

A．指令周期的第一个阶段一定是取指令阶段 B．乘法指令和加法指令的指令周期总是一样长 C．一个指令周期由若干个机器周期或时钟周期组成 D．单周期CPU中的指令周期就是一个时钟周期

8．PC中存放的是后继指令的地址，故PC的位数和（）的位数相同。

A．指令寄存器IR B．指令译码器ID C．主存地址寄存器MAR D．程序状态字寄存器PSWR

9．下列关于补码定点数除法的描述中，不正确的是（）

A．余数符号与被除数同号时需要修正余数 B．商为负时,需校正商

__________________________________________________

C．只要被除数绝对值小于除数就不会溢出 D．最后要对余数进行右移操作

10．下列软件中属于应用软件的是 ( )

A．操作系统 B．编译系统 C．连接程序 D．文本处理

11．增加同步总线带宽的手段有很多，但以下______不能提高总线带宽。

A．采用信号线复用技术 B．增加总线宽度

C．采用突发(Burst)传送方式 D．提高总线时钟频率

12．某计算机字长8位，两个有符号整数[x]补 = 44H , [y]补 = DCH，在该机中执行算术运算x 2y后得到的结果及相应溢出标志位OF的值分别为( )

A．68H ，0 B．68H，1 C．8CH，0 D．8CH，1

13．多总线结构的计算机系统，采用______方法，对提高系统的吞吐率最有效。

A．多端口存贮器 B．提高主存的速度 C．交叉编址多模块存贮器 D．高速缓冲存贮器

14．下列关于微指令的叙述中不正确的是( )。

__________________________________________________

A．微指令中可以不设置下地址字段

B．同一条微指令中的微命令属于相容性微命令 C．微指令中常常包含判别测试位 D．微指令的长度与指令的复杂度有关 15．计算机硬件能直接识别和执行的语言是 ( )

A．高级语言 B．汇编语言 C．机器语言 D．符号语言二、填空题 1．某磁盘采用DMA方式与主机交换信息,其传输速率为2MB/s。若DMA的预处理需要1000个时钟周期时间，DMA完成传输后的中断处理需要500个时钟周期。如果平均传输的数据长度为4KB，则磁盘工作时，50MHZ的处理器需要%的比例进行DMA操作。 2．某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是。 3．总线定时是总线系统的核心问题之一，通常采用定时两种方式。 4．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存， Cache的命中率是主存系统的效率是，CPU访问内存的平均访问时间是。，Cache-定时和5．某4×10的二维数组按列优先存放在主存连续单元，且该连续单元的起始地址能被8整除。主存每个存储单元存放二维数组中的一个数据，主存每块只包含一个字。该机器的Cache分为数据Cache和指令Cache，数据Cache被分成8行。Cache的初始状态为空，Cache的替换算法采用LRU。某程序的伪代码如下： SUM：=0 for j:= 0 to 9 do __________________________________________________

__________________________________________________ SUM:= SUM + A( 0,j ) end AVE:= SUM/10 for i:=9 down to 0 do A(0,i):= A( 0,i ) / AVE end 计算直接映射方式下Cache读操作的命中率为作的命中率为三、综合题 2．什么叫刷新？为什么要刷新？说明刷新有几种方法。 *本试卷为随机选题一、单选题 1．下列有关CPU时钟信号的叙述中，错误的是（）。

A．处理器总是每来一个时钟信号就开始执行一条新的指令 B．边沿触发指状态单元总在时钟上升沿或下降沿改变状态 C．时钟周期以相邻状态单元之间最长组合逻辑延迟为基准确定 D．每个时钟周期称为一个节拍，机器的主频就是时钟周期的倒数 2．在中断接口电路中，向量地址可通过______送至CPU。

A．地址线 B．数据线 C．控制线 D．状态线

3．下列关于指令操作码(OP)的描述中，错误的是( )

A．操作码可向未使用的地址码字段扩展 B．操作码表征指令的功能

C．OP字段为n位时最多支持2条指令 D．指令中必须有操作码字段

__________________________________________________

，全相联方式下Cache读操。 __________________________________________________ 4．操作码字段采用huffman编码不能达到的目的是 ( )

A．缩短指令操作码长度 B．缩短高频指令的操作长度 C．降低编码信息冗余量 D．可压缩指令的存储空间 5．下列数中最小的数是( )

A．(1100101)2 B．(125)8 C．(1000 0010)BCD D．(50)16

6．在以下描述PCI总线的基本概念中，正确的表述是______。

A．PCI总线是一个与处理器相关的高速外围总线 B．PCI总线的基本传输机制是猝发式传送 C．PCI设备一定是主设备 D．系统中只允许有一条PCI总线 7．对程序浮动提供支持的寻址方式是 ( )

A．变址寻址 B．相对寻址 C．基址寻址 D．间接寻址

8．下列关于指令执行流程控制信号同步的描述中，错误的是( )

A．控制信号的同步方式可能不唯一 B．同步控制方式会增加指令的CPI

__________________________________________________

C．同一时钟周期内允许有多个控制信号同时有效 D．同一微命令不会在同一指令的不同CPU周期多次有效 9．某8位无符号数 10010101 右移一位后的值为( )

A．01001010B B．00101010B C．10101010B D．11001010B

10．以下______是错误的。

A．中断服务程序可以是操作系统模块 B．中断向量就是中断服务程序的入口地址 C．中断向量法可以提高识别中断源的速度

D．软件查询法和硬件法都能找到中断服务程序的入口地址 11．下列关于MIPS指令系统特点的描述中，错误的是 ( )

A．仅支持I型、J型和R型三种类型指令 B．不同类型的指令操作码字段均为6位 C．指令格式中不设置寻址方式特征字段 D．R型指令的操作码字段有种编码

12．周期挪用方式常用于______方式的输入/输出中。

A．程序查询 B．中断 C．DMA D．通道

13．在某8位采用单符号补码数据表示的计算机中,已知[X]补= 0.1001 , [Y]补= 1.0101，则计算完XY并完成商校验后，商寄存器的值为（） __________________________________________________

__________________________________________________

A．11110011 B．11111101 C．10000011 D．10000001

14．指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现 ( )。

A．堆栈寻址 B．程序的条件转移 C．程序的无条件转移

D．程序的条件转移或无条件转移

15．在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。

A．单总线 B．双总线 C．三总线 D．以上三种总线二、填空题 1．在虚拟存储器中，当程序正在执行时，由2．处理器总线又称系统总线，主要连接处理器和3．一个容量为16K×32位的存储器，其地址线和数据线的总和是完成地址映射。。。 4．在变址寄存器寻址方式中，若变址寄存器的内容是4E3CH，偏移量是63H，则对应的有效地址是H。部件。 5．为了解决多个主设备同时竞争总线，计算机中必须具有三、综合题 1．静态RAM与动态RAM的区别？

__________________________________________________

2．某4´10的二维数组按列优先存放在主存连续单元，且该连续单元的起始地址能被8整除。主存每个存储单元存放二维数组中的一个数据，主存每块只包含一个字。该机器的Cache分为数据Cache和指令Cache，数据Cache被分成8行。Cache的初始状态为空，Cache的替换算法采用LRU。某程序的伪代码如下： sum：=0 for j:= 0 to 9 do sum:= sum + A( 0,j ) end ave:= sum/10 for i:=9 down to 0 do A(0,i):= A( 0,i ) / AVE end 完成下列各问： 1)分析 for循环的时间局部性和空间局部性（2分） 2)分析变量sum和数组A的时间局部性和空间局部性。（4分） 3)计算四路组相联方式下Cache读操作的命中率；（4分） 3．某计算机字长16位,采用16位定长指令字结构,部分数据通路结构如图所示.图中所有控制信号为1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR， MDRin为1表示允许数据从内存总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD （R1）， R0”的功能为（R0）+ ((R11)) →(R1),即将R0中的数据与R1的内容所指主存单元的数据相加,并将结果送入R1的内容所指主存单元中保存. 下表给出了上述指令取值和译码阶段每个节拍(时钟周期)的功能和有效控制信号,请按照表中描述方式用表格列出指令执行阶段每个时钟节拍的功能和有效控制信号. 时钟 C1 C2 功能 MAR MDR (PC) M(MAR) 有效控制信号 PCout, MARin MemR, MDRinE __________________________________________________

__________________________________________________

PC IR (PC)+1 (MDR) *本试卷为随机选题一、单选题 1．计算机系统的多级层次结构中，操作系统级需要( )级的支持。

A．微程序控制级 B．一般机器级 C．汇编语言级 D．高级语言级

2．总线主设备指的是______。

A．申请作为总线主设备的设备 B．总线目标设备

C．可申请并能获得总线使用权的设备 D．总线源设备

3．（）存储芯片是易失性的。

A．SRAM B．UV-EPROM C．NV-RAM D．EEPROM

4．某计算机存储器按字节编址，主存地址空间大小为MB，现用4M *8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是( )。

A．22位 B．23位

PC+1 MDRout, IRin 无 C3 C4 指令译码 __________________________________________________

__________________________________________________

C．25位 D．26位

5．关于浮点数的下列描述中，不正确的是 ( )

A．阶码的位数决定数据表示的范围 B．尾数的位数决定精确度

C．范围扩大的同时精确度也随之增加 D．机器零不唯一

6．若[X]补=x0.x1x2x…xn(n为整数)，则该数的模为（）

A．2n-1 B．2n C．1 D．2

7．隐指令是指______。

A．操作数隐含在操作码中的指令 B．在一个机器周期里完成全部操作的指令 C．指令系统中已有的指令 D．指令系统中没有的指令

8．多总线结构的计算机系统，采用______方法，对提高系统的吞吐率最有效。

A．多端口存贮器 B．提高主存的速度 C．交叉编址多模块存贮器 D．高速缓冲存贮器

9．下述______种情况会提出中断请求。

__________________________________________________

A．产生存储周期“窃取” B．在键盘输入过程中，每按一次键 C．两数相加结果为零 D．结果溢出

10．某8位补码数据10010101 算术右移一位后的值为( )

A．01001010B B．00101010B C．10101010B D．11001010B

11．CPU响应中断的时间是______。

A．中断源提出请求 B．取指周期结束 C．执行周期结束 D．间址周期结束

12．单级中断系统中，中断服务程序内的执行顺序是 ______。 I．保护现场 II.开中断 III.关中断 IV．保存断点 V．中断事件处理 VI．恢复现场 VII．中断返回

A．I→V→VI →II→VII B．III→I→V →VII C．III→IV→V →VI→VII D．IV→I→V →VI→VII

13．CPU响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC内容，而不是由软件完成，主要是为了_______。

A．能进入中断处理程序，并能正确返回源程序 B．节省主存空间

__________________________________________________

C．提高处理机速度 D．易于编制中断处理程序

14．在三种集中式总线控制中，______方式响应时间最快。

A．链式查询 B．计数器定时查询 C．请求 D．以上都不是

15．总线的异步通信方式______。

A．不采用时钟信号，只采用握手信号 B．既采用时钟信号，又采用握手信号 C．既不采用时钟信号，又不采用握手信号 D．既采用时钟信号，又采用握手信号二、填空题 1．在多重中断系统中，中断处理系统按2．动态半导体存储器的刷新一般有三种方式。 3．某计算机为定长指令字结构，采用扩展操作码编码方式，指令长度为16位，每个地址码占用4位，若已设计三地址指令15条，二地址指令，一地址指令127条，则剩下的零地址指令最多有4．对存储器的要求是决这三者的矛盾，计算机、采用5．处理器总线又称系统总线，主要连接处理器和三、综合题 1．中断隐指令完成什么功能？

2．什么叫刷新？为什么要刷新？说明刷新有几种方法。 __________________________________________________

条. 、、体系结构。。，为解,确定是否响应其他中断和__________________________________________________

for j:= 0 to 9 do

SUM:= SUM + A( 0,j ) end

ave:= SUM/10

for i:=9 down to 0 do

A(0,i):= A( 0,i ) / AVE end

完成下列各问：

1)计算直接映射方式下Cache读操作的命中率；(6分) 2)计算全相联方式下Cache读操作的命中率；（6分）

__________________________________________________

因篇幅问题不能全部显示，请点此查看更多更全内容

查看全文