系统结构试卷2

题号分数评卷人

一

二

三

四

五

六

总分

一、单选（共5分，每小题1分）

1．对机器语言程序员透明的是（ ）。

A．中断字 B．主存地址寄存器 C．通用寄存器 D．条件码2．利用时间重叠实现并行处理的是( )。

A．多处理机 B．并行（阵列）处理机 C．流水处理机 D．相联处理机

3. 计算机中优化使用的操作码编码方法是( )。

A、BCD码 B、ASCII码 C、哈夫曼编码 D、扩展操作码 4．尾数下溢处理平均误差可调整到零的方法是（ ）。 A. 舍入法 B. ROM查表法 C. 截断法 D. 恒置“1”法5． Cache存贮器常用的地址映象方式是（ ）。 A、组相联 B、全相联 C、页表法 D、段页表二、填空（共5分，每空1分）

1．提高计算机系统并行性的主要技术途径有时间重叠、 和 。

2．浮点数尾数基值减少，可使数的可表示比 。

3．设计通道的流量大于等于设备工作时的最大流量， 保证宏观上不丢失设备

信息。（填“能”或“不能”）

4．在Cache存贮器中，CPU每次写Cache的同时，也写入主存，称这种

更新主存

块内容的方法为 法。

三．判断题（共5分，每小题1分，正确的打“√”，错误的打“×”）1．系统是否设浮点运算指令，对计算机系统结构是透明的。（ ）2．基址寻址支持程序的动态再定位，变址寻址支持程序的循环。（ ）

3．在巨型机中为追求总线分配快，宜采用定时查询方式。（ ）4．在存贮体系中，地址映象与地址变换实际上是一回事。（ ）5．虚拟存贮器内部地址映象方式的选择依据于是否有高的主存命中率。（ ）

第 2 页

四、（本大题共9分）某机器指令字长12位，有单地址和双地址两类指令，若每个

地址字段均为4位，且双地址指令有9条。问： （1）画出单地址和双地址的指令格式。 （2）单地址指令最多有多少条？

五、（本大题共15分）报文由A～K字符组成，其出现频度依次为0.17,0.05, 0.20,

0.06, 0.08, 0.03, 0.01, 0.08, 0.13, 0.08, 0.11。

（1） 各字符用等长二进制编码，传送200个字符时，需传送多

少个二进制码位？

（2） 构造哈夫曼树，写出各字符的二进制码位数。

（3） 按哈夫曼编码，计算字符的平均码长。

（4） 用哈夫曼码传送1000个字符，比定长码传送可减少传送

的码位数是多少？（5） 设计一种平均码长最短的仅有两种码长的扩展操作码编

码，并求出其平均

码长。

第 3 页

六、（共10分）机器共有5级中断，中断响应次序为1→2→3→4→5，要求实际中

断处理次序为1→4→5→2→3

（1） 设计各级中断处理程序的中断级屏蔽位（令“1”对应于屏

蔽，“0”对应

于开放）

（2） 在运行用户程序时，同时出现第2、4级中断请求，而在

处理第2级中断

未完成时，又同时出现第1、3、5级请求，画出此程序运行过程示意图。

第 4 页

七、（共12分）采用页式管理的虚拟存贮器，分时运行X、Y两道程序。其中X的

页面地址流为A、C、B、E、A、C、B、C、A、D、E、A、C、B、E；Y的页

面地址流为3、5、4、2、5、3、1、3、2、5、1、3、1、5、2。替换算法为LRU，

实存有8页位置。问：

（1） 若给X程序分配3个实页，求其命中率。

（2） 试分析为这两道程序分别分配多少个实页最合理，并求

出此时的系统平均

命中率。

第 5 页

八、（共15分）有一个Cache存贮器，块的大小为512字（字为最小编址单位），主

存分8块，Cache分为4块，采用组相联映象（组间直接、组内相

联），每组2块，

替换算法为LRU。

（1） 标出主存、Cache地址的各字段位数。

（2） 画出主存、Cache空间块映象对应关系图。

（3） 设主存块地址流为1、2、4、1、3、7、0、1、2、5、4、

6、4、7、2，

从Cache为空开始，列出Cache中各块随时间的使用状况。（4） 需要进行块替换的时刻有哪些？（5） 求Cache的命中率。

第 6 页

第 7 页

九、（共12分）双输入端的加、乘双功能静态流水线有1、2、3、4四个子部件，延

时分别为Δt, Δt, 2Δt, Δt，“加”由1→2→4组成，“乘”由1→3→4组成，输

出可直接返回输入或锁存。现执行

（1） 画出流水时空图，标出流水线入端数据变化情况。

（2） 求运算全部完成所需的时间和流水线效率。

（3） 找出瓶颈子过程并将其细分，重新画出时空图并计算流

水时间和效率。

第 8 页

十、（本大题共12分，第1小题6分，第2小题6分）简答题1．设计RISC机器的一般原则及可采用的基本技术有哪些？

2．简述流水线的分类。