PCB投板审查Check List

 PCB投板评审Check List V1.0PCB版本号：　　　　　　　　　　　　　　　　　　　　 所属项目:设计者：　　　　　　　　　　 评审人： 　　　　　评审花费时间：　　　　　　　　　　评审日期：注： 评审结论为“否”需在“结论说明”中注明内容实例，结论为“免”需在“结论说明”中注明理由检查项目器件极性器件有方向标示1封所有器件均有明确标识，且字体大小整齐装不对称元件的原理图和PCB封装是否校对，管脚顺序是否一致(如三极管)结PCB实际尺寸、定位器件位置等与工艺结构要素图吻合构2各种需加的附加孔无遗漏，且设置正确设计安装孔的大小是否满足要求新器件封装是否与实物一致自审结果审核结果结论说明是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]拨码开关、复位器件，指示灯等位置是否合适，不与拉手条或其他器是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]件冲突，且放在元件面布局3设计发热元件及外壳裸露器件不能紧邻导线和热敏元件，其他器件也应适是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]当远离同类型有极性插装元器件X、Y向各自方向相同高器件之间无矮小器件，且高度≥10mm器件之间5mm内不能放置贴片器件和矮、小的插装器件器件布局间距，表面贴装器件大于0.7mm、IC大于2mm、BGA大于5mm接插口尽量分布在PCB的四周丝印是否摆放整齐，无重叠，不压焊盘，芯片焊接后不被覆盖常插拔的器件3mm周围是否有表贴器件TVS管要在电路的最外端靠近加插件电解电容不可触及或靠近发热元件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]第 1 页，共 6 页

LDO等发热量大的器件要求有足够的散热空间对质量大的元件,是否考虑安装位置和安装强度贴片元件与插件元件之间要保持距离1MM的距离是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]各类指示灯应安放在板的开阔出,不应放在各种器件较密集且高度较是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]高的元件周围螺丝孔周边2MM内不宜放置器件或走线,背面螺丝孔周围5MM内不宜是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]放置器件坐标原点为电路板左下角，如果板边调整后，应同时检查坐标原点是是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]否还在电路板的左下角。否则在坐标文件不符合要求布局的4电气考虑晶体、晶振等靠近相关器件放置，多负载时应平衡放置退耦电容靠近相关器件放位置匹配电阻位置适宜滤波电容数量、容量及分布合理焊盘上面不能放过孔，防止回流焊时漏锡（散热过孔除外）使用继电器时，是否考虑到继电器开关输出部分布线足够宽是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]电源、地分割简捷，正确、分割线线宽合适，地汇接正确，且与光绘是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]文件一致面用阻焊层覆是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]分割区连续，没有无花盘(热焊盘)的分割区，没有满铺的分割区，所是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]有花盘均应打在相应的分割区内电源地分割是否考虑了高速信号线的布线至少有一个完整的参考层是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]双面板电源线、地线的走向最好与数据流向一致，以增强抗噪声能力是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]电源、地Fanout ≤200mil，尽可能加粗，电阻、电容的FANOUT线尽量平行器件长度方向打出螺钉紧固件周围的禁布区符合相应的要求布屏蔽盒、屏蔽线已连接到对应的地网络线布线在空间没有形成闭5设计

是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]第 2 页，共 6 页

5

线设计走线，铜皮到板边不得已最小也要保证大于20mils，一般应大于2mm；孔到板边（含开窗部分）最小距离3mm所有网络已完成布线没有过孔与焊盘重叠接插件管脚间尽量减少信号线穿行高速信号线、时钟信号线遵循回路面积最小原则重要信号线用平行地线隔离，屏蔽地线每75mm不少于1个过孔到地层是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]高速线圆弧过渡并且不跨相邻层地平面分割，或有平行地线作回流地是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]空白区域铺网格铜箔，网格的线宽和间隔设置正确相邻层布线方向互为垂直线间距≥6mil，线宽≥6mil，走线宽度没有跳变线应避免锐角、直角。采用４５°走线。总体布线均匀，布线尽可能短，且少过孔0805、0603元件焊盘两端热容量一致过孔间距≥8mil，过孔与焊盘间距≥12mil焊接面贴片电阻、电容、电感焊盘间区域没有过孔卧装晶体、卧装TO220封装三极管下，铺铜箔、开阻焊窗，接地或低电平，旁边走线尽量远离布电源入口处是否满足大电流的要求线PCB与原理图是否同步5设计模拟电源、数字电源是否分别划分区域电源和高热器件，安装面没有其他布线穿越差分走线一定要靠近走，而且尽量走相同的层，走线要包地晶体或者晶振周围要做包地处理，下方最好不要走线是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]第 3 页，共 6 页

关键的时钟信号是否进行了包地处理电源部分布线是否有清楚电流的流向PCB最后需要进行补泪滴，用来加固焊盘所有标号或注释的字号大小是否统一、美观Protel画的PCB，是否已用Protel 的Netlist Compare功能进行比较1配合电路板之间的接插件管脚顺序是否一致2电路板上的对外通讯接口是否采用TVS管等防护3管脚网络的顺序和芯片管脚的顺序是否一致4不能有大于A3型的页面5所有器件的编号、封装、值是否都显示且没有相互重叠7原理图检查项目6与CPLD连接的5VIO需要加限流电阻，并使用3.3V上拉7器件的模拟供电需要加磁珠进行隔离8检查不需要安装的器件是否增加了N/A标识9是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]对于上下拉电阻,前后一定不要冲突,保证一个网络上只有一个上拉或是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]者下拉电阻是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]第 4 页，共 6 页

10时钟的EN端使用上拉电阻,不要直接连接电源11晶振和时钟分配芯片使用同一个磁珠进行电源隔离12器件的型号是否按照数据手册的型号一致13拨码开关、跳线的默认状态是否有文字说明14采用光藕等隔离输入是否采用隔离电源15电源和地容易反接的电源输入端要做防止反接的保护16电源处的滤波电容，要留有余量，一般要大于2倍ＶＣＣ17使用无源晶体提供时钟信号，是否已选取合适的匹配电容18当串口作为接口出现的时候，尤其是uart和RS232，TX和RX是否接反19各种接口定义设计尽量保持一致，例如音频左右声道功能的定义20确定不同IC之间通讯的电瓶匹配21检查各个电源输出，输出来源，避免出现无输入的电源是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]22在原理图设计过程中网络名尽量保持一致，以免在以后使用，出现错是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]7误是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]原23蜂鸣器等的极性问题，需要检查丝印是否与实际应用一致理24原理图是否标注特殊管脚说明是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]图是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]检2524C16等IIC芯片确认起WP脚下拉到GND，使其能正常读写查26注明PCB布线时串接电阻、排阻靠近哪一个IC是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]项是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]目27注明PCB布线磁珠靠近哪一端28芯片无用管脚处理的是否恰当,如接上拉或下拉表是否一致29具有耦合、退耦电路，最好对前后端进行计算，以免造成信号失真30针对信号放大电路，最好计算带宽,搭电路或仿真31确定各功能板块是否经过验证，或者参考我们公司之前的设计32是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]具有芯片使能引脚连接的检查，最好针对每个被使能的芯片有一个列是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]表，以便查察确认电源隔离芯片在隔离出来的电源端最好加上一个负载，负载大小33根据具体工耗而定。如果隔离电源长期工作在空载的状态下，容易影是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]响其寿命7原确认电源芯片的出入滤波电容的耐压值是否在输入电压的70%以内，34是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]理如果其耐压值不到输入电压的70%，就会存在烧毁电容的隐患图原理图中的测试点和安装孔在BOM和坐标文件是不需要的，因此需要35是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]检N/A，减少后期的工作量查信号传输电路保护时，一定要注意所传输信号的频率或传输速率。所36以在选择保护器件时（如TVS或ESD），信号频率大于10MHz时，极间是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]电容应小于60PF;信号频率大于100MHz时，极间电容应小于20PF。8版每一次投板的PCB工程(含原理图)必须要有一个唯一的版本号，并且本是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]和PCB印制板标注的版本号对应。管理自评遗留问题及解决途径：自评结果：第 5 页，共 6 页

□ A 完全符合要求，本次评审通过。□ B 基本符合要求，本次评审通过，但需要对问题给出跟踪措施。□ C 不符合要求，本次评审不通过，要立即采取纠正措施，修改后等下次评审。设计者签名：　　　　　　　　　　　　　 日期：　　　　　评审遗留问题及解决途径：评审结果：□ A 完全符合要求，本次评审通过。□ B 基本符合要求，本次评审通过，但需要对问题给出跟踪措施。□ C 不符合要求，本次评审不通过，要立即采取纠正措施，修改后等下次评审。评审人签名：　　　　　　　　　　　　　 日期：　　　　　第 6 页，共 6 页